隨著便攜設(shè)備應(yīng)用的快速發(fā)展，電源管理系統(tǒng)已經(jīng)成為當(dāng)前集成電路產(chǎn)業(yè)中的一個(gè)熱點(diǎn)。LDO（LowDropoutRegulator）線性穩(wěn)壓器，也稱低壓差線性穩(wěn)壓器，在電源管理系統(tǒng)中，能夠有效抑制電源噪聲電壓，在電源電壓不穩(wěn)定的時(shí)候提供穩(wěn)定純凈的輸出電壓。無片外電容的LDO可實(shí)現(xiàn)片上集成，已經(jīng)成為DRAMs、PLLs和EPROMs等對(duì)噪聲敏感器件的重要組成部分。

　　LDO有很多重要的參數(shù)，如靜態(tài)電流、跌落電壓、負(fù)載穩(wěn)壓度（load regulation）、線性穩(wěn)壓度（lineregulation）、PSR和芯片面積等，其中小面積、低靜態(tài)電流是當(dāng)今越來越小的片上系統(tǒng)的發(fā)展趨勢(shì)，而比較高的PSR也受到越來越人們的關(guān)注，已經(jīng)有多種不同的方法來提高LDO的PSR.本文介紹了一種高PSR、低功耗、小面積的片上LDO的設(shè)計(jì)方法。

　　2LDO的工作原理是LDO基本結(jié)構(gòu)圖，它包括一個(gè)帶隙基準(zhǔn)（bandgap）、一個(gè)誤差放大器（EA）、一個(gè)PMOS傳輸器件和電阻反饋網(wǎng)絡(luò)，其中是EA的靜態(tài)電流，它和PMOS傳輸器件的靜態(tài)電流決定了LDO的靜態(tài)功耗。71和匚是負(fù)載電流和負(fù)載電容，代表了LDO所驅(qū)動(dòng)負(fù)載的狀況。基準(zhǔn)電壓由帶隙基準(zhǔn)產(chǎn)生，它能產(chǎn)生一個(gè)與溫度無關(guān)的，穩(wěn)定的電壓，用來和反饋電壓做校準(zhǔn)。

　　LDO的基本結(jié)構(gòu)圖帶隙基準(zhǔn)產(chǎn)生一個(gè)穩(wěn)定的與溫度無關(guān)的電壓，由于EA的增益比較高，所以會(huì)使正負(fù)兩個(gè)輸入端的電壓接近相等，這樣便可以通過調(diào)整反饋電阻的大小，來得到想要的輸出電壓。輸出電壓達(dá)到期望值時(shí)，當(dāng)輸出電壓有微小的升高，會(huì)使EA的輸出電壓也升高，從而使流過傳輸PMOS器件的電流減小，輸出電壓也變小，起到了反饋調(diào)節(jié)的作用，使輸出電壓穩(wěn)定。輸出電壓降低時(shí)同理。所以，LDO可以提供一個(gè)穩(wěn)定的輸出電壓。

　　3高PSR的LDO結(jié)構(gòu)如所示，輸入電源噪聲主要通過三條路經(jīng)來傳輸?shù)絃DO的輸出端。第一條路經(jīng)是通過bandgap的輸出，經(jīng)過EA的放大和PMOS傳輸器件達(dá)到輸出端。對(duì)于這條路經(jīng)，降低輸出噪聲的方法主要是提高bandgap的PSR，使它的輸出電壓受輸入電源電壓的噪聲干擾減小。第二條路徑是輸入電壓直接從PMOS傳輸器件的源端直接傳輸?shù)絃DO的輸出端。由于基本結(jié)構(gòu)的LDO中PMOS傳輸器件的源端是直接與輸入電壓相連，所以源端會(huì)包含所有的輸入噪聲電壓。第三條路經(jīng)是輸入電壓通過EA的VIN端輸入，從其輸出端輸出到PMOS傳輸器件的柵端，然后再傳輸?shù)絃DO的輸出端，這條路徑與EA的PSR有關(guān)。

　?。╞）所示為EA第一級(jí)M2和M4的小信號(hào)模型，由（b）可以得到一般情況下1/心4rdS2，所以Vg近似等于Vdd.這樣M6的柵源電壓都含有近似相同的電源噪聲，柵源電壓查Vgs便不含電源噪聲，產(chǎn)生的電流也基本不含電源噪聲，使EA的輸出噪聲基本為零。

　　EA結(jié)構(gòu)與EA第一級(jí)小信號(hào)模型由于PMOS器件柵端電壓基本無電源噪聲干擾，而PMOS器件源端是直接與輸入端相連，所以柵源電壓差會(huì)有比較高的噪聲電壓差，使流經(jīng)PMOS的電流中也受到比較強(qiáng)的電源紋波噪聲干擾。有兩種方法可以降低輸出端的噪聲干擾。第一種是使PMOS器件柵端電壓也含有同輸入電壓相同的電源噪聲電壓；另一種則是使PMOS器件源端電源噪聲電壓基本為零。這兩種方法都會(huì)使PMOS的柵源電壓差對(duì)于電源噪聲干擾基本為零，產(chǎn)生不受電源噪聲干擾的電流，進(jìn)而得到基本不受電源噪聲電壓干擾的輸出電壓，使EA的PSR得到了提升。

　　由于EA的輸出電源噪聲基本為零，所以提高PSR的方法是使PMOS的源端電壓電源噪聲為零。改進(jìn)的電路圖如所示。

　　高PSR的LDO結(jié)構(gòu)在PMOS器件源端增加了一個(gè)NMOS器件，同時(shí)在NMOS的柵端連接一個(gè)RC濾波器，它會(huì)將柵端電壓中的電源噪聲干擾大部分被濾除，使得柵端不受電源噪聲影響，從而使其源端也不受電源噪聲的干擾，使得PMOS器件的源端電壓也不受電源噪聲干擾，得到受輸入電源電壓噪聲干擾比較小的LDO輸出電壓。

　　使輸出擺幅降低，降低電壓余量。但是如果用nativeNMOS可以使這個(gè)問題得到解決。因?yàn)閚ativeNMOS的閾值電壓很低，約為一0.000 3V，所以這個(gè)NMOS會(huì)始終保持導(dǎo)通并使源端電壓十分接近漏端電壓，這樣就能保持很好的電壓余量的同時(shí)，提高了PSR. Bandgap的PSR改進(jìn)結(jié)構(gòu)如所示。該結(jié)構(gòu)由三部分組成：Bandgap核心電路、PSR改進(jìn)結(jié)構(gòu)和啟動(dòng)電路。Bandgap核心電路用來產(chǎn)生一個(gè)與溫度無關(guān)的帶隙電壓，啟動(dòng)電路是為了防止Bandgap工作在零電流工作狀態(tài)，使之正常工作。PSR改進(jìn)部分由一個(gè)NMOS，M10和一個(gè)二極管連接的PMOS，Ml1組成。二極管連接的M11有一個(gè)很低的阻抗1/心11，其中g(shù)mi是Mil的跨導(dǎo)，。是M10的源漏電阻，可以得到所以，Ml和M2的柵源電壓差基本不受輸入電源電壓噪聲干擾，產(chǎn)生不受電源噪聲干擾的電流，使輸出電壓中基本不含有輸入電源噪聲電壓，0.18MmCOMS工藝進(jìn)行設(shè)計(jì)，其總體靜態(tài)電流為10，輸入電壓V時(shí)，輸出穩(wěn)定電壓為2.5 V；當(dāng)輸入電壓低于2.5 V時(shí)，輸出電壓則與輸入電壓相同。負(fù)載電容范圍為60500pF，負(fù)載電流范圍為0500 MA.PSR對(duì)負(fù)載電容分別為60 pF、200pF、500pF進(jìn)行測(cè)試，得到低頻下PSR為一46.3dB，比較壞的情況下也能達(dá)到一27. 5dB，比改進(jìn)前提高了約16dB.對(duì)負(fù)載電流分別為0、0 MA、500八進(jìn)行測(cè)試，得到低頻下PSR約為一45.6 dB，比較壞的情況也能達(dá)到一18.7 dB，比改進(jìn)前提高了約12dB.這樣在輸出端得到的輸入電源噪聲會(huì)比較小，對(duì)噪聲有了比較好的抑制。PSR測(cè)試結(jié)果如所示。

　　關(guān)于穩(wěn)定性，同樣是在負(fù)載電流分別為0，10 A和負(fù)載電容分別為60pF，200pF，500pF進(jìn)行開環(huán)測(cè)試，測(cè)得的相位裕度（phasemargin）在負(fù)載電流為、1uA、500pA條件下分別為89. pF條件下分別為71.4°、66.5°、48.5°保證了系統(tǒng)的穩(wěn)定。

　　瞬態(tài)測(cè)試結(jié)果如所示，在低于2.5V的情況下，輸出保持和輸入電壓相同。在高于2.5V的情況下，輸出電壓則穩(wěn)定在2.5V，電壓波動(dòng)會(huì)在2內(nèi)穩(wěn)定，過沖電壓的比較大變化為3. 4%，達(dá)到了輸出穩(wěn)定電壓的效果。

　　5結(jié)束語文中設(shè)計(jì)了一種低功耗，高電源抑制比的LDO，在TSMC0. 18CMOS工藝下，靜態(tài)電流僅有10 PA，非常低的功耗適合于在芯片上集成。同時(shí)，整體結(jié)構(gòu)的PSR也得到了改進(jìn)，低頻下達(dá)到一45dB，比較差的情況也達(dá)到了一20dB左右，很好地抑制了輸入電源電壓的紋波噪聲，更適合于對(duì)噪聲敏感的電路。